集成電路金屬互連工藝是通過光刻將淀積的金屬薄膜形成布線，將內(nèi)部相互隔離的器件按照一定要求連接成電路，確保芯片電信號(hào)傳輸。

根據(jù)最小的金屬線節(jié)距， 集成電路金屬互連可以分為局部互連、 中間互連和全局互連。局部互連是指在器件層進(jìn)行的互連，包括柵極多晶硅和底層金屬互連，通常采用最小的金屬線節(jié)距以減小線條的尺寸效應(yīng)；中間互連金屬層的擁擠程度相對(duì)較低， 因此允許放寬金屬線節(jié)距并增加金屬層厚度；全局互連是集成電路芯片的頂部布線層， 主要用于電源接入和信號(hào)輸入／ 輸出， 通常具有較大的金屬膜厚和線節(jié)距， 但需要滿足與芯片外部 （即封裝） 連接有關(guān)的額外要求。

1997年，IBM實(shí)現(xiàn)了Cu大馬士革工藝，由于銅具有更好的導(dǎo)電性和抗電遷移特性，制作金屬互連的主要材料由早期的鋁換成了銅。因此，目前銅互連成為芯片互連的主流工藝。與鋁互連相比，銅互連具有更好的電阻性和可靠性。然而，隨著技術(shù)節(jié)點(diǎn)的進(jìn)一步發(fā)展，電阻的尺寸效應(yīng)越發(fā)明顯。根據(jù)Matthiessen定律，線路電阻率由體電阻率、 表面散射和晶界散射等因素決定， 其簡(jiǎn)化的表達(dá)式為：

式中：ρtotal是總電阻率；ρ0是體電阻率；λ 是電子平均自由程；ｄ是薄膜平均厚度；ｐ 是表面散射因子；Ｄ 是平均晶粒尺寸；Ｒ 是晶界散射因子。在7nm節(jié)點(diǎn)之前，互連導(dǎo)體的體電阻率通常是確定線路電阻的主要因素。然而， 從7nm技術(shù)開始，表面散射和晶界散射變得更加重要。隨著互連線寬度的減小， 銅電阻的尺寸效應(yīng)導(dǎo)致線電阻急劇增加， 嚴(yán)重影響了芯片的互連性能。

典型的Cu線結(jié)構(gòu)

為了增加Cu的體積分?jǐn)?shù)， 大量的研究致力于減小TaN阻擋層的厚度。隨著晶體管尺寸的減小， 由于PVD 存在臺(tái)階覆蓋率較低和頂部懸突的問題， 原子層沉積 （ALD）/CVD開始被引入， 以提高填孔性能和減小阻擋層厚度。經(jīng)過研究發(fā)現(xiàn)，因此，將熱ALD和PVD 相結(jié)合成為保持阻擋性并減小TaN 厚度的有效方法。

對(duì)于襯墊層的尺寸微縮， 人們也進(jìn)行了廣泛研究。盡管ALD/CVD方法可以解決臺(tái)階覆蓋率和頂部懸突問題， 但用于生長(zhǎng)Ta薄膜的反應(yīng)源十分有限。因此， 人們開始考慮其他替代材料。其中，Ru因與ALD/CVD工藝的適用性及可以在沒有PVD Cu籽晶層的情況下直接鍍Cu，得到了廣泛關(guān)注。此外，Co也被認(rèn)為可以替代Ta作為襯墊層。雖然Ru襯墊層比Co襯墊層更適合于Cu電鍍填充， 但由于表面和晶界散射的原因，Ru的電阻比Co的高約10%。此外，在抗電遷移方面，也已證明Co襯墊層優(yōu)于Ru襯墊層。

為了充分發(fā)揮Ru襯墊層的優(yōu)勢(shì)，人們開始嘗試改善其抗電遷移性能。從14nm技術(shù)代開始，Co頂覆蓋層已成為一種標(biāo)準(zhǔn)工藝。通過增加Co頂覆蓋層的厚度， 可以明顯提高Ru 襯墊層的抗電遷移性能力。但當(dāng)金屬的半節(jié)距減小到10nm 以下， 阻擋層／ 襯墊層的最小厚度也將達(dá)到極限。

（3）自形成阻擋層

自形成Co基阻擋層（tCoSFB）工藝是一種具有應(yīng)用潛力的Cu互連拓展技術(shù)。該工藝?yán)脫诫s在Cu籽晶層中的Mn擴(kuò)散至溝槽和電介質(zhì)層的界面形成阻擋層。

tCoSFB的結(jié)構(gòu)和工藝流程

tCoSFB工藝的優(yōu)勢(shì)為：由于Co襯墊層和Ta阻擋層的厚度共1nm，可以最大限度地提高布線中Cu的橫截面積， 從而獲得較低的線電阻。

（4）混合金屬互連工藝

通孔對(duì)于片上系統(tǒng)的信號(hào)傳輸至關(guān)重要。當(dāng)通孔的底部接觸面積變小時(shí)，通孔電阻會(huì)顯著增加。在通孔中引入無阻擋層金屬尤為重要， 可顯著降低通孔電阻。混合金屬互連工藝是一種先使用無阻擋層金屬Ru預(yù)填充通孔， 再用Cu填充剩余面積的方法。

雙金屬系統(tǒng)中的Ｃｕ混合金屬互連工藝示意圖

無阻擋層金屬預(yù)填充有許多優(yōu)勢(shì)。預(yù)填充金屬將Cu大馬士革阻擋層的位置從孔的底部移到頂部，減小了高深寬比(AR)通孔的填孔難度，提高了臺(tái)階覆蓋率，因此可以實(shí)現(xiàn)更薄的阻擋層。此外， 無阻擋層金屬預(yù)填充工藝可以降低通孔的電阻， 減小RC延時(shí)， 從而顯著提高電路的性能。最初， 通孔預(yù)填充工藝使用Co。然而，由于Co的電遷移問題， 需要使用TiN作為阻擋層， 而Ru無需阻擋層， 通過Ru預(yù)填充， 可使通孔電阻減小40%，同時(shí)實(shí)現(xiàn)與現(xiàn)有工藝方案相匹配的抗電遷移性能。

由TCR 實(shí)驗(yàn)得到的Ru、Co和Cu大馬士革互連線電阻與橫截面積的關(guān)系

通過DME制備的Ru和空氣隙半大馬士革結(jié)構(gòu)

近年來， 由于Cu大馬士革結(jié)構(gòu)的諸多限制,Ru的半大馬士革工藝因其與空氣隙制備良好的工藝兼容性,被作為一種工藝選擇得到廣泛關(guān)注。然而，并不存在一種金屬互連工藝能夠同時(shí)滿足BEOL所有的互連要求。因此，需要根據(jù)各個(gè)金屬層的功能，選擇不同的金屬互連工藝來實(shí)現(xiàn)芯片性能。

三、芯片封裝清洗劑選擇：

水基清洗的工藝和設(shè)備配置選擇對(duì)清洗精密器件尤其重要，一旦選定，就會(huì)作為一個(gè)長(zhǎng)期的使用和運(yùn)行方式。水基清洗劑必須滿足清洗、漂洗、干燥的全工藝流程。

污染物有多種，可歸納為離子型和非離子型兩大類。離子型污染物接觸到環(huán)境中的濕氣，通電后發(fā)生電化學(xué)遷移，形成樹枝狀結(jié)構(gòu)體，造成低電阻通路，破壞了電路板功能。非離子型污染物可穿透PC B 的絕緣層，在PCB板表層下生長(zhǎng)枝晶。除了離子型和非離子型污染物，還有粒狀污染物，例如焊料球、焊料槽內(nèi)的浮點(diǎn)、灰塵、塵埃等，這些污染物會(huì)導(dǎo)致焊點(diǎn)質(zhì)量降低、焊接時(shí)焊點(diǎn)拉尖、產(chǎn)生氣孔、短路等等多種不良現(xiàn)象。

這么多污染物，到底哪些才是最備受關(guān)注的呢？助焊劑或錫膏普遍應(yīng)用于回流焊和波峰焊工藝中，它們主要由溶劑、潤(rùn)濕劑、樹脂、緩蝕劑和活化劑等多種成分，焊后必然存在熱改性生成物，這些物質(zhì)在所有污染物中的占據(jù)主導(dǎo)，從產(chǎn)品失效情況來而言，焊后殘余物是影響產(chǎn)品質(zhì)量最主要的影響因素，離子型殘留物易引起電遷移使絕緣電阻下降，松香樹脂殘留物易吸附灰塵或雜質(zhì)引發(fā)接觸電阻增大，嚴(yán)重者導(dǎo)致開路失效，因此焊后必須進(jìn)行嚴(yán)格的清洗，才能保障電路板的質(zhì)量。

合明科技研發(fā)的水基清洗劑配合合適的清洗工藝能為芯片封裝前提供潔凈的界面條件。

合明科技運(yùn)用自身原創(chuàng)的產(chǎn)品技術(shù)，滿足芯片封裝工藝制程清洗的高難度技術(shù)要求，打破國(guó)外廠商在行業(yè)中的壟斷地位，為芯片封裝材料全面國(guó)產(chǎn)自主提供強(qiáng)有力的支持。

推薦使用合明科技水基清洗劑產(chǎn)品。