堆疊封裝工藝的優(yōu)點

一、空間與重量方面

堆疊封裝工藝在空間利用和重量控制上有著顯著的優(yōu)勢。例如疊層式3D封裝是在垂直于芯片或封裝表面的Z方向上實現(xiàn)多層堆疊封裝，與傳統(tǒng)封裝相比，能使系統(tǒng)的尺寸和重量大幅降低，甚至可達到原來的1/40至1/50 。這一特性使得在一些對空間和重量要求苛刻的設備中，如移動設備、航空航天等領域的電子產(chǎn)品，堆疊封裝工藝能夠大顯身手。在這些設備里，每減少一點體積和重量都可能帶來性能提升、能耗降低或者功能增加等好處，像手機為了追求輕薄便攜，采用堆疊封裝工藝可以在有限的空間內(nèi)集成更多功能部件，而不會過度增加手機的體積和重量 。

二、性能與功耗方面

1. 性能提升

• 在性能方面，多層堆疊的芯片集成度大幅提升，單位面積上的晶體管數(shù)量成倍增長。而且多顆芯片垂直互連，這能夠提高互連速度、減少響應時間。例如在一些高性能計算場景或者對數(shù)據(jù)處理速度要求極高的通信設備中，堆疊封裝的芯片能夠更快地傳輸和處理數(shù)據(jù)，提高整個系統(tǒng)的運行效率。

2. 功耗降低

• 從功耗角度看，這種工藝縮短了全局連線，減少了長連線上中繼器的數(shù)量，從而實現(xiàn)能耗降低。在電池供電的設備如智能手機、平板電腦等中，較低的功耗意味著更長的電池續(xù)航時間，這是非常關鍵的用戶體驗因素。以智能手表為例，如果內(nèi)部芯片采用堆疊封裝工藝，降低了功耗，就可以減少充電頻率，提高用戶對產(chǎn)品的滿意度 。

三、生產(chǎn)與成本方面

1. 生產(chǎn)靈活性與效率

• 模塊中的存儲芯片和邏輯芯片可以由不同的商家提供，這大大縮短了產(chǎn)品的生產(chǎn)時間，提高了生產(chǎn)效率。不同的商家可以專注于生產(chǎn)自己擅長的芯片類型，然后通過堆疊封裝工藝將它們組合在一起。例如，一家專門生產(chǎn)存儲芯片的廠商和一家專注于邏輯芯片的廠商可以合作，快速生產(chǎn)出滿足市場需求的集成芯片產(chǎn)品。

2. 成本控制

• 頂層封裝模塊和底層封裝模塊的電子元件可以在組裝前進行測試并替換，這樣能使瑕疵率大大降低，良品比率升高，進而成本也大幅下降。在傳統(tǒng)封裝工藝中，如果芯片在封裝后才發(fā)現(xiàn)問題，整個封裝體可能就需要報廢，而堆疊封裝工藝可以在前期對單個模塊進行檢測和修復，避免了不必要的浪費。而且，通過垂直互連的方式連接上層和下層，減小了引線長度，減少了寄生電容、寄生電感，這不僅有助于提高信號傳輸速度，還能降低生產(chǎn)成本，因為減少了對高質(zhì)量、高成本的引線材料的需求 。

四、功能集成方面

堆疊的芯片可以是異質(zhì)異構的，能夠使用不同的工藝，所以多層堆疊能夠?qū)崿F(xiàn)復雜的系統(tǒng)功能，很好地符合未來“新基建”對集成電路的要求。例如，可以將不同功能的芯片，如傳感器芯片、處理芯片、存儲芯片等通過堆疊封裝集成在一起，實現(xiàn)一個小型化但功能齊全的系統(tǒng)。在物聯(lián)網(wǎng)設備中，一個小的傳感器節(jié)點可能需要集成多種功能，如感知環(huán)境數(shù)據(jù)、進行數(shù)據(jù)處理和存儲等，堆疊封裝工藝就可以滿足這種多功能集成的需求。

堆疊封裝工藝的缺點

一、工藝復雜性與成本方面

1. 設計復雜

• 堆疊封裝工藝的設計相對復雜，例如綁線布局有更多選擇，這雖然在一定程度上增加了設計的靈活性，但也使得設計難度加大。設計人員需要考慮更多的因素，如不同芯片之間的連接方式、信號傳輸?shù)母蓴_等。在3D堆疊技術中，芯片的布局和互連需要精心規(guī)劃，以確保各個芯片能夠正常工作并且相互協(xié)作良好。

2. 成本增加

• 定制堆疊是通過芯片層次工藝高密度化，其設計和制造成本相對較高。而標準商業(yè)堆疊采用板卡堆疊、柔性電路連接器聯(lián)接、封裝后堆疊、芯片堆疊式封裝等方式，其成本比采用單芯片封裝器件的存儲器模塊高平均15% - 20%。另外，硅通孔（TSV）和晶圓減薄等工藝在堆疊封裝中是常用的，但它們也會增加成本。例如TSV技術需要在芯片和芯片之間、晶圓和晶圓之間制作垂直導通，這一過程涉及到特殊的設備和工藝步驟，增加了制造成本 。

二、制造與測試難度方面

1. 制造工藝挑戰(zhàn)

• 在制造過程中，晶圓成品率不高的情況下會增加芯片的組裝和測試成本。由于堆疊封裝涉及到多層芯片的堆疊和互連，任何一層芯片出現(xiàn)問題都可能影響整個封裝的成品率。例如，如果在堆疊過程中某一層芯片的對準出現(xiàn)偏差，可能導致后續(xù)的連接問題，從而使整個封裝體報廢。而且，一些關鍵工藝如芯片減薄、切割和貼合等，對工藝的管控能力要求極高。例如芯片減薄過程中，如果厚度控制不好，會影響后續(xù)的堆疊和互連效果；芯片貼合時，芯片位置精度需要控制在很小的范圍內(nèi)，這對設備和工藝的要求非常嚴格 。

2. 測試與散熱困難

• 3D堆棧中芯片的功率傳輸、分配和冷卻更加困難。由于芯片堆疊在一起，熱量的散發(fā)不像傳統(tǒng)封裝那樣容易，可能會導致芯片溫度過高，影響芯片的性能和壽命。同時，對堆疊封裝的芯片進行測試也較為復雜，需要特殊的測試設備和方法來檢測內(nèi)部芯片的功能和連接情況。例如在對多層堆疊的芯片進行電氣性能測試時，需要準確檢測到每一層芯片的信號傳輸情況，避免信號干擾和誤判。

三、可靠性方面

1. 芯片故障影響

• 在裸片堆疊這種方式下，當堆疊中一層電路出現(xiàn)故障時，整個芯片都將出現(xiàn)故障。這是因為裸片堆疊是在芯片層面直接進行堆疊，一層芯片的故障可能會影響到其他層芯片之間的連接或者信號傳輸，從而導致整個芯片功能失效。

2. 長期可靠性風險

• 由于堆疊封裝中芯片之間的距離較近，在長期使用過程中，可能會出現(xiàn)一些可靠性問題，如芯片之間的相互干擾、應力集中等。例如，不同芯片在工作時可能會產(chǎn)生電磁干擾，影響相鄰芯片的正常工作；而在溫度變化或者受到外部機械應力時，芯片之間的連接可能會受到影響，出現(xiàn)松動或者斷裂等情況。

堆疊封裝工藝優(yōu)缺點對比

一、空間與性能對比

1. 空間利用

• 從優(yōu)點來看，堆疊封裝工藝在空間利用上表現(xiàn)出色，能極大地減小封裝體的尺寸和重量，這是傳統(tǒng)封裝工藝難以比擬的。例如在移動設備中，為了在有限的空間內(nèi)集成更多功能，如處理器、內(nèi)存、傳感器等，堆疊封裝可以將多個芯片垂直堆疊，節(jié)省大量的平面空間。然而，從缺點角度考慮，在一些封裝堆疊方式中，如封裝體堆疊，其尺寸可能會相對較大，雖然這種方式在測試和替換方面有優(yōu)勢，但在對空間極度敏感的應用場景下可能不占優(yōu)勢。

2. 性能提升與功耗

• 在性能方面，堆疊封裝的優(yōu)點是多顆芯片垂直互連可提高互連速度、減少響應時間，并且縮短全局連線能降低功耗。但缺點是3D堆棧中的芯片功率傳輸、分配和冷卻困難，這可能會在一定程度上影響芯片的性能發(fā)揮，甚至由于散熱問題導致芯片性能下降或者壽命縮短。例如在高性能計算設備中，如果散熱問題不能得到有效解決，芯片可能會因為過熱而降頻運行，降低整體的計算性能。

二、成本與生產(chǎn)對比

1. 生產(chǎn)成本

• 優(yōu)點方面，堆疊封裝通過降低瑕疵率、減少引線長度等方式降低了成本。而且能夠整合不同商家的芯片，提高生產(chǎn)效率，間接降低成本。但缺點是定制堆疊設計和制造成本高，標準商業(yè)堆疊成本也比單芯片封裝器件的存儲器模塊高。在大規(guī)模生產(chǎn)中，如果不能有效控制成本，可能會使產(chǎn)品在市場上缺乏競爭力。例如對于一些對成本非常敏感的消費類電子產(chǎn)品，如低端智能手機或者一些物聯(lián)網(wǎng)終端設備，較高的封裝成本可能會限制堆疊封裝工藝的應用。

2. 生產(chǎn)靈活性與效率

• 雖然堆疊封裝工藝在生產(chǎn)上有靈活性的優(yōu)勢，如可以使用不同商家的芯片進行組合生產(chǎn)，但制造工藝復雜，特別是在晶圓成品率不高時，組裝和測試成本會增加。這意味著在生產(chǎn)過程中可能會面臨更多的不確定性和風險，需要更嚴格的工藝管控和質(zhì)量檢測。例如在一些新興的芯片制造企業(yè)中，如果缺乏先進的工藝設備和成熟的工藝技術，可能難以實現(xiàn)高效的堆疊封裝生產(chǎn)，導致生產(chǎn)效率低下和成本增加。

三、功能集成與可靠性對比

1. 功能集成

• 堆疊封裝工藝的優(yōu)點是能夠?qū)崿F(xiàn)異質(zhì)異構芯片的堆疊，從而實現(xiàn)復雜的系統(tǒng)功能。這為多功能集成的電子產(chǎn)品提供了很好的解決方案，如在智能穿戴設備中集成多種傳感器、處理器和通信芯片等。然而，這種復雜的功能集成也帶來了可靠性方面的挑戰(zhàn)。

2. 可靠性

• 其缺點是存在可靠性風險，如裸片堆疊中一層電路故障會影響整個芯片，以及長期使用中芯片間可能出現(xiàn)相互干擾、應力集中等問題。這就需要在設計和制造過程中采取一系列措施來提高可靠性，如優(yōu)化芯片布局、加強芯片間的隔離、采用可靠的連接材料等。但這些措施可能又會增加成本或者降低生產(chǎn)效率，需要在功能集成和可靠性之間進行權衡。

不同類型堆疊封裝工藝的優(yōu)缺點

一、2.5D封裝

1. 優(yōu)點

• 2.5D封裝是將芯片封裝到Si中介層上，并利用Si中介層上的高密度走線進行互連。由于Si中介層上沒有有源器件，這種技術可以使多顆芯片在同一平面上互連，避免了一些3D堆疊中可能出現(xiàn)的芯片間直接的復雜物理和電氣交互問題。例如在一些對信號傳輸穩(wěn)定性要求較高的圖形處理單元（GPU）或者高端網(wǎng)絡處理器中，2.5D封裝可以提供相對穩(wěn)定的信號傳輸環(huán)境，減少信號干擾。同時，這種封裝方式相對3D封裝來說，可能在散熱方面具有一定優(yōu)勢，因為芯片在同一平面上，熱量散發(fā)相對更容易控制。

2. 缺點

• 2.5D封裝沒有形成芯片之間的三維堆疊，這意味著在空間利用上不如3D封裝高效。在一些對空間要求極為緊湊的應用場景中，可能無法滿足需求。而且，Si中介層的引入增加了封裝的復雜性和成本，需要額外的工藝步驟來制造和集成中介層，這可能會影響產(chǎn)品的成本競爭力，特別是在大規(guī)模生產(chǎn)中，中介層的成本分攤到每個封裝體上可能會對產(chǎn)品價格產(chǎn)生較大影響。

二、3D封裝

1. 優(yōu)點

• 3D封裝在垂直于芯片或封裝表面的Z方向上實現(xiàn)多層堆疊，具有顯著的空間節(jié)省優(yōu)勢，能夠?qū)崿F(xiàn)高度的集成化。如前面提到的，它可以使系統(tǒng)的尺寸和重量降低為原來的1/40至1/50。在性能方面，多顆芯片垂直互連，提高了互連速度、減少響應時間，并且縮短全局連線，降低了能耗。在功能集成上，可以實現(xiàn)異質(zhì)異構芯片的堆疊，滿足復雜系統(tǒng)功能的需求。例如在一些高端智能手機中，將處理器、內(nèi)存、圖像傳感器等不同功能的芯片通過3D封裝集成在一起，可以提高手機的整體性能和功能多樣性。

2. 缺點

• 3D封裝的設計和制造非常復雜。從設計角度，綁線布局等有更多選擇，增加了設計難度。在制造方面，如硅通孔（TSV）和晶圓減薄等工藝增加了成本，并且在晶圓成品率不高時會增加芯片的組裝和測試成本。同時，3D堆棧中芯片的功率傳輸、分配和冷卻更加困難，這對芯片的長期可靠性和性能有較大影響。例如在一些高性能服務器芯片的3D封裝中，如果散熱問題解決不好，可能會導致芯片頻繁出現(xiàn)故障，影響服務器的正常運行。

三、PiP（Package In Package）封裝

1. 優(yōu)點

• PiP封裝是在同一個封裝腔體內(nèi)堆疊多個芯片形成3D封裝的一種技術方案。封裝內(nèi)芯片通過金線鍵合堆疊到基板上，這種方式可以在封裝內(nèi)部實現(xiàn)芯片的堆疊，有助于減小封裝體的尺寸。而且在同一個封裝腔體內(nèi)，芯片之間的連接相對較短，有利于提高信號傳輸速度，減少信號延遲。例如在一些小型化的射頻模塊中，PiP封裝可以將射頻芯片、控制芯片等集成在一起，在減小模塊體積的同時提高射頻性能。另外，由于是在封裝內(nèi)進行芯片堆疊，在一定程度上可以保護芯片免受外界環(huán)境的影響，提高芯片的可靠性。

2. 缺點

• PiP封裝的缺點之一是金線鍵合可能會存在一些限制。金線的長度和鍵合的精度對封裝性能有較大影響，如果金線過長或者鍵合不精確，可能會導致信號傳輸問題或者增加寄生電容、電感等。而且，在同一個封裝腔體內(nèi)堆疊多個芯片，當其中一個芯片出現(xiàn)故障時，維修和替換相對困難，可能需要將整個封裝體拆開，這增加了維修成本和難度。同時，PiP封裝的生產(chǎn)效率可能相對較低，因為在封裝內(nèi)進行芯片堆疊需要較為復雜的工藝步驟，相比一些簡單的單芯片封裝，生產(chǎn)速度可能會受到影響。

四、PoP（Package - on - Package）封裝

1. 優(yōu)點

• PoP封裝的主要特征是在芯片上安裝芯片，目前常見的安裝結構為“球—焊盤”和“球—球”結構。PoP封裝一般為兩層，通常頂層封裝是小中心距。這種封裝方式在功能集成方面有優(yōu)勢，可以將不同功能的芯片分層封裝，例如在智能手機中，可以將應用處理器和內(nèi)存芯片分別封裝在不同層，方便進行功能組合和升級。而且PoP封裝在組裝過程中，如果某一層封裝出現(xiàn)問題，可以相對容易地進行替換，因為它是在封裝層面進行堆疊，不像一些芯片級堆疊那樣一旦出現(xiàn)問題整個芯片就可能報廢。

2. 缺點

• PoP封裝由于是封裝體的堆疊，其尺寸相對較大，信號路徑較長，這可能會導致其電氣特性劣于一些芯片疊層封裝。較長的信號路徑會增加信號傳輸?shù)难舆t，并且可能會增加信號干擾的可能性。例如在一些對信號傳輸速度和質(zhì)量要求極高的高速通信設備中，PoP封裝可能不是最理想的選擇。另外，PoP封裝的成本可能相對較高，因為它涉及到多個封裝體的制造和組裝，相比于一些單芯片封裝或者簡單的芯片堆疊封裝，其生產(chǎn)工藝相對復雜，成本也會相應增加。

堆疊封裝工藝優(yōu)缺點案例分析

一、智能手機中的堆疊封裝

1. 優(yōu)點體現(xiàn)

• 在智能手機中，堆疊封裝工藝的優(yōu)點得到了很好的體現(xiàn)。例如，采用3D封裝或者PiP封裝可以將處理器、內(nèi)存、圖像傳感器等芯片集成在一起，節(jié)省了手機內(nèi)部的空間，使得手機能夠做得更輕薄。同時，由于芯片之間的距離縮短，信號傳輸速度提高，手機的運行速度和響應時間得到改善。像蘋果公司的一些高端iPhone產(chǎn)品，通過先進的堆疊封裝技術，在有限的手機空間內(nèi)集成了高性能的芯片，提升了用戶體驗。另外，不同功能芯片的集成也使得手機能夠?qū)崿F(xiàn)更多的功能，如高清拍照、快速圖像處理等，滿足了消費者對多功能智能手機的需求。

2. 缺點挑戰(zhàn)

• 然而，堆疊封裝也給智能手機帶來了一些挑戰(zhàn)。例如，隨著芯片集成度的提高，散熱問題變得更加突出。如果散熱措施不到位，手機在長時間使用后可能會出現(xiàn)卡頓或者電池消耗過快的現(xiàn)象。而且，由于智能手機對成本比較敏感，一些高端的堆疊封裝技術成本較高，這可能會影響手機的價格競爭力。例如一些采用最新堆疊封裝技術的高端智能手機價格相對較高，限制了部分消費者的購買意愿。另外，在維修方面，如果芯片出現(xiàn)故障，由于堆疊封裝的復雜性，維修難度和成本都會增加，不像傳統(tǒng)單芯片封裝那樣容易維修。

二、數(shù)據(jù)中心服務器中的堆疊封裝

1. 優(yōu)點體現(xiàn)

• 在數(shù)據(jù)中心服務器中，堆疊封裝工藝有助于提高服務器的性能和功能密度。例如，采用3D封裝技術將多個處理器核心、內(nèi)存模塊等進行堆疊，可以大大提高服務器的計算能力和數(shù)據(jù)處理速度。同時，通過縮短芯片之間的連線，減少了信號傳輸?shù)难舆t，提高了服務器的響應效率。在服務器這種對空間和性能要求都很高的設備中，堆疊封裝能夠在有限的機柜空間內(nèi)集成更多的計算資源，提高數(shù)據(jù)中心的整體運算能力。而且，一些服務器需要集成多種功能的芯片，如網(wǎng)絡接口芯片、存儲控制芯片等，堆疊封裝可以方便地實現(xiàn)這種功能集成，滿足服務器復雜的功能需求。

2. 缺點挑戰(zhàn)

• 但是，數(shù)據(jù)中心服務器中的堆疊封裝也面臨著一些問題。首先，服務器芯片的功耗較大，3D堆棧中芯片的功率傳輸、分配和冷卻困難的問題更加突出。如果散熱問題不能得到有效解決，服務器芯片可能會因為過熱而出現(xiàn)故障或者性能下降，影響數(shù)據(jù)中心的正常運行。其次，服務器對可靠性要求極高，而堆疊封裝中芯片間的相互干擾、應力集中等可靠性問題可能會導致服務器出現(xiàn)故障的風險增加。此外，服務器的大規(guī)模生產(chǎn)對成本也有一定要求，堆疊封裝的高成本可能會增加數(shù)據(jù)中心的建設和運營成本，需要在性能和成本之間進行權衡。

三、物聯(lián)網(wǎng)設備中的堆疊封裝

1. 優(yōu)點體現(xiàn)

• 在物聯(lián)網(wǎng)設備中，堆疊封裝工藝的多功能集成優(yōu)勢非常明顯。物聯(lián)網(wǎng)設備通常需要集成傳感器、處理器、通信芯片等多種功能的芯片，堆疊封裝可以將這些不同功能的芯片集成到一個小的封裝體內(nèi)。

堆疊封裝先進芯片封裝清洗介紹

·         合明科技研發(fā)的水基清洗劑配合合適的清洗工藝能為芯片封裝前提供潔凈的界面條件。

·         水基清洗的工藝和設備配置選擇對清洗精密器件尤其重要，一旦選定，就會作為一個長期的使用和運行方式。水基清洗劑必須滿足清洗、漂洗、干燥的全工藝流程。

·         污染物有多種，可歸納為離子型和非離子型兩大類。離子型污染物接觸到環(huán)境中的濕氣，通電后發(fā)生電化學遷移，形成樹枝狀結構體，造成低電阻通路，破壞了電路板功能。非離子型污染物可穿透PC B 的絕緣層，在PCB板表層下生長枝晶。除了離子型和非離子型污染物，還有粒狀污染物，例如焊料球、焊料槽內(nèi)的浮點、灰塵、塵埃等，這些污染物會導致焊點質(zhì)量降低、焊接時焊點拉尖、產(chǎn)生氣孔、短路等等多種不良現(xiàn)象。

·         這么多污染物，到底哪些才是最備受關注的呢？助焊劑或錫膏普遍應用于回流焊和波峰焊工藝中，它們主要由溶劑、潤濕劑、樹脂、緩蝕劑和活化劑等多種成分，焊后必然存在熱改性生成物，這些物質(zhì)在所有污染物中的占據(jù)主導，從產(chǎn)品失效情況來而言，焊后殘余物是影響產(chǎn)品質(zhì)量最主要的影響因素，離子型殘留物易引起電遷移使絕緣電阻下降，松香樹脂殘留物易吸附灰塵或雜質(zhì)引發(fā)接觸電阻增大，嚴重者導致開路失效，因此焊后必須進行嚴格的清洗，才能保障電路板的質(zhì)量。

·         合明科技運用自身原創(chuàng)的產(chǎn)品技術，滿足芯片封裝工藝制程清洗的高難度技術要求，打破國外廠商在行業(yè)中的壟斷地位，為芯片封裝材料全面國產(chǎn)自主提供強有力的支持。